中国存储论坛

 找回密码
 立即注册

手机号码,快捷登录

楼主: molinda

基于软硬件协同设计的闪存存储系统关键技术研究与实现

[复制链接]
发表于 2015-3-25 13:48:40 | 显示全部楼层 |阅读模式
安全库半导体世界IT采购网半导体联盟
图目录
图1. 1 新型存储介质单片容量和写性能的比较 ......................................................... 4
图1. 2 FlexFS的数据布局 .............................................................................................. 6
图1. 3 DFS在存储系统层次结构 .................................................................................. 6
图1. 4 Object-based FTL ................................................................................................. 7
图2. 1闪存存储体架构 .................................................................................................. 9
图2. 2闪存存储体实物图 ............................................................................................ 10
图2. 3闪存芯片颗粒结构 ............................................................................................ 11
图2. 5激活同步接口时序 ............................................................................................ 14
图2. 6同步读页操作时序图 ........................................................................................ 15
图2. 7同步写页操作时序图 ........................................................................................ 15
图2. 8块擦除操作时序图 ............................................................................................ 16
图2. 9映射表结构 ........................................................................................................ 17
图2. 10 FREE_BLOCK_FIFO结构 ............................................................................. 18
图2. 11地址映射模块流程图 ...................................................................................... 19
图2. 12垃圾回收模块流程图 ...................................................................................... 20
图2. 13损耗均衡模块流程图 ...................................................................................... 21
图2. 14 CACHE_ENTRY表的结构 ............................................................................ 22
图2. 15 8路组相连结构 ............................................................................................... 22
图2. 16查找或分配cache entry项流程图 .................................................................. 24
图2. 17 cache替换策略 ................................................................................................ 25
图3. 1 DFTL结构图 ..................................................................................................... 26
图3. 2 BAST映射方案 ................................................................................................. 27
图3. 3 FAST映射方案 ................................................................................................. 27
图3. 4 EAST映射方案 ................................................................................................. 28
图3. 5 CFTL结构图 ..................................................................................................... 28
图3. 6 DRAM空间划分 ............................................................................................... 29
图3. 7 i-node中块指针的关系 ..................................................................................... 30
图3. 8第一层逻辑地址 ................................................................................................ 30
图3. 9平均响应时间 .................................................................................................... 33
图3. 10擦除次数的影响 .............................................................................................. 34
图3. 11热点数据命中率比较 ...................................................................................... 34
图4. 1闪存阵列结构 ....................................................................................................

游客,如果您要查看本帖隐藏内容请回复



本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
文明发言,共建绿色平台。
回复

使用道具 举报

发表于 2015-5-4 20:30:37 | 显示全部楼层
安全库半导体世界IT采购网半导体联盟
看看,谢谢分享
文明发言,共建绿色平台。
回复

使用道具 举报

发表于 2015-6-5 22:07:32 | 显示全部楼层
谢谢
文明发言,共建绿色平台。
回复

使用道具 举报

发表于 2015-11-3 23:12:38 | 显示全部楼层
映射方案 ................................................................................................. 28
图3. 5 CFTL结构图 ..................................................................................................... 28
图3. 6 DRAM空间划分 ............................................................................................... 29
图3. 7 i-node中块指针的关系 ..................................................................................... 30
图3. 8第一层逻辑地
文明发言,共建绿色平台。
回复

使用道具 举报

发表于 2020-1-10 10:53:12 | 显示全部楼层

感谢楼主无私分享
文明发言,共建绿色平台。
回复

使用道具 举报

发表于 2020-1-10 16:55:32 | 显示全部楼层
没有内容呀
文明发言,共建绿色平台。
回复

使用道具 举报

发表于 2020-2-20 21:38:35 | 显示全部楼层

交流存储知识,打造文明论坛
文明发言,共建绿色平台。
回复

使用道具 举报

heuet032606 该用户已被删除
发表于 2020-11-5 13:25:58 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
文明发言,共建绿色平台。
回复

使用道具 举报

发表于 2020-11-5 21:50:15 | 显示全部楼层
好东东,谢谢老大分享!
文明发言,共建绿色平台。
回复

使用道具 举报

发表于 2020-11-5 23:37:43 | 显示全部楼层
这个不错,感谢分享啦
文明发言,共建绿色平台。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|返回首页|中国存储论坛

GMT+8, 2024-3-29 03:50

Powered by Discuz

© 2001-2018 中国存储网Chinastor

快速回复 返回顶部 返回列表